Описание принципиальной схемы компьютера.
(смотри рис, 10)
Электрическая схема компьютера собрана в основном на элементах малой и
средней степени интеграции: серии 555 и 561. Исключение составляют:
микропроцессор Z-80 и постоянная память типа 2764 х 2 или 27128. При описании
работы компьютера будут использованы временные диаграммы рис.1, 2, 3
Приложения L
Задающий генератор собран на элементах D2 по классической схемеДля
возбуждения генератора используется кварцевый резонатор с частотой резонанса
14 МГц. Допустимо отклонениеот заданной частоты резонанса 14350 -13530 КГц.
Генератор формирует парафазную тактовую последовательность CLK0 частотой
7 МГц. Последовательность используется для синхронизации микропроцессора
(6D1), формирования строба RAS (6D8) для обращения к памяти и
мультиплексорам, а также для синхронизации остальных блоков ПК. Сигнал
CLK0 с 8D9 поступает на счетчики формирования горизонтальной развертки (рисЗ
приложения 1) D10, D11, которые вырабатывают адресные сигналы (С4-С11) для
считывания из VIDEO-RAM элементов строки, через мультиплексоры адресов D18,
D20-D23.
Строчные синхроимпульсы формируются элементами D14, Vl£ Кадровые
синхроимпульсы KS формируются D12, D3, D6, D15, D16. Полная синхросмесь
получается на элементе VT1 из строчных 8D14 и кадровых 8D6 синхроимпульсов.
Сигнал с частотой 7 МГц поступает с 12D9 на вход 2D12, на выходе которой
формируются кадровые последовательности (С12-С19).
Сигнал ВК бланкирует кадровую развертку. Если ВК=0, то запрещается
отображение информации, на экран монитора выводится содержимое регистра
поля RG BRD. Если ВК=1, то происходит отображение на экран
Синхросмесь, фрдртияу! блоком формирования ритнсртуи с яытгщя VT1
поступает на 2D14 н далее на вход монитора. Or блока вертикальной развертки
по переднему фронту сигнала KS формируется запрос на прерывание INT.
Адресные сигналы С4-С11 и С12 - С19 со счетчиков формирования развертки
поступают на вход мультиплексора системного адреса D18 и адресных
мультиплексоров памяти ОЗУ (020-23)Где адрес мультиплексируется в адрес
непосредственно поступающий на микросхемы памяти D27-D34. Информация
считанная из памяти, по локальной шине д анных может поступать на сдвиговый
регистр SHIFT RO D25, D37, D38, на регистр атрибутов ATT RGD24, D26, на
буферный регистр D39 и на регистр поля BRD D4L
В сдвиговый регистр информация записывается по высокому уровню строба
LDCR 12D6. Число этих импульсов равно числу знакомест в строке и равно 32.
LDSCR снимается с 12D6. Как легко видеть из временной диахраммы (рисЗ
приложение 1) и принципиальной схемы, строб LDSCR точно соответствует
считыванию данных из сдвигового регистра D25. В сдвиговом регистре происходит
преобразование считанного байта в последовательный код и задержка на 4 такта
CLK0. Задержка выполняется для синхронизации отображения пикселов и
атрибутов во времени, так как атрибут считывается сразу после пиксела.
Регистр атрибутов выполнен на элементах D24, D26. Запись информации
производится по заднему фронту сигнала С5. Данные из регистра атрибутов и со
сдвигового регистра через мультиплексор D42, микросхемы D43, D44 поступают
в монитор.
Для обеспечения максимальной скорости работы компьютера временные
диаграммы контроллера дисплея и микропроцессора синхронизированы сигналами
довыборки CAS 8D6, строб регистра сдвига SHIFT RG12D6 и строб записи буфера
ОЗУ 8D4. На временной диаграме рис. 1 приложение 1 этот процесс подробно
проиллюстрирован.
Для записи на магнитофон используется один из разрядов регистра поля,
информация с выходов которого, через формирователь АЧХ, выполнений на
цепочке RC поступает на вход магнитофона. Уровень сигнала на выходе
формирователя определяет резистор и должен устанавливаться порядка 300 MB.
Четвфгый разряд данных этого регистра использован для канала звука. Разряды
0,1,2, определяют цвет поля BORDER.
Устройство ввода информации собрано на регистре D40. К выводу одного из
регистров подключен магнитофонный адаптер, собранный на D1 и навесных
элементах R, С, V3.
